(浅谈VOIP语音网关的硬件实现关键技术分析)
语音网关采用了多种语音压缩技术,保证了语音传输的质量,占用了用户较少的带宽。VoIP语音网关2.1的硬件实现技术分析ARM处理器S3C4510BARM技术领先,产品性能优越。
外部时钟可以与片内锁相环相乘,以改善系统时钟。输入频率范围从10 ~ 40兆赫到40兆赫,输出频率可以是输入时钟的5倍。连接到这里后,外围晶振的时钟加倍。(5)中央处理器核心和特殊寄存器概述。2.2系统时钟电路S3C4510B的系统时钟由源晶振1 MhZ提供,50MHZ的时钟由S3C4510B内部分频得到,作为本开发板的中央处理器的内部时钟。片上锁相环电路具有频率放大和信号净化功能。因此,该系统可以用较低的外部时钟信号获得较高的工作频率,从而降低高速开关时钟引起的高频噪声。当源晶振,引脚1连接到SV电源时,引脚2悬空,引脚3接地,引脚4是晶振的输出,晶振可以通过一个小电阻连接到S3C4510B的XCK引脚。2.3 10Mbps/100Mbps以太网接口电路这部分的接口电路是语音网关和IP网络之间的接口通道,是语音网关接收和发送呼叫信令以及发送和接收语音的“网关”。此外,在网关的开发和调试阶段,还用于在交叉编译环境下将用户程序从网络端口转移到目标机(语音网关),方便了程序的编译,减少了工作量。以太网接口电路由S3C4510B相关电路、物理层芯片、网络端口转换器和网络端口RJ45组成。作为一个优秀的网络控制器,S3C4510B内嵌了一个以太网控制器,S3C4510B的以太网控制器工作在10/100Mb/s的全双工或半双工模式。半双工模式支持IEEE 802.3中的波多点侦听/collision检测协议(CSMA/光盘)。在全双工模式下,支持IEEE 802.3媒体访问控制层协议。以太网控制器的媒体访问控制层支持MII、媒体独立接口(MII)和缓冲区直接存储器存取接口(BDI)。媒体访问控制层由接收和发送模块、流控制模块、用于存储网络地址的内容地址存储器、以及一些命令寄存器、状态寄存器和错错误计数器寄存器组成。2.4串行接口电路串口,简单来说,就是串行数据传输和接收的接口。串行通信是一种异步通信模式。负责异步串行数据传输和接收的模块称为UART(通用异步接收器/发送器)。RS232-c标准采用的接口是一个9核或25核d插头,实现基本的串行通信功能。实际上,只需要RXD、TXD和GND。然而,由于RS-232-C标准定义的高低电平与S3C4510B系统的LVTTL电路定义的高低电平信号完全不同,LVTTL的标准逻辑“1”对应为2V~3。3V电平,标准逻辑“0”对应为0~0.4V电平,而RS-232-C标准采用负逻辑模式,标准逻辑“1”对应为-5~-15V电平,标准逻辑“0”对应为5V~ 15V电平。显然,它们之间的通信必须经过信号电平转换,目前常用的电平转换电路是MAX323。2.5电源电路本系统需要SV和3.3 V DC稳压电源,其中S3C4510B的一些外围设备需要3.3V电源,另外一些设备需要SV电源,很多DC-DC转换器可以完成从SV到3.3V的转换,这里选择LM1117-3.3。2.6系统中的复位电路,复位电路主要完成系统的上电复位和系统运行时用户的按键复位功能。复位电路可以由简单的RC电路组成,或者可以使用具有更复杂相位对但功能更完善的其他电路。2.7 JTAG接口电路JTAG(联合测试行动小组)是一个国际标准测试协议,主要用于芯片内部测试和对系统仿真调试。JTAG技术是一种嵌入式调试技术。它在芯片中封装了一个特殊的测试访问端口,由特殊的JTAG测试工具对内部节点进行测试。目前,大多数复杂设备支持JTAG协议,如ARM、DSP、FPGA等标准设备的JTAG接口都是4线;TMS、TCK、TD和TDO分别是测试模式选择、测试时钟、测试数据输入和测试数据输出。
JTAG测试允许多个设备通过JTAG接口串联,形成JTAG链,可以实现对对设备的单独测试。通过JTAG接口,对芯片中的所有组件都可以访问它,因此开发和调试嵌入式系统是一种简单有效的手段。2.8中央处理器接口和与之相连的语音编解码器AC483C子系统。该部分由中央处理器的HPI接口、与之相连的语音编解码器AC483-C、一个QSLAC芯片和四个SLIC芯片组成。该部分提供普通电话和相关信令的接口,并对用户语音等模拟语音信号进行编码和解码。实现语音网关的功能是语音网关最重要的部分。结论网络电话技术发展至今,已经比较成熟。本文系统地介绍了语音网关的相关技术、各个硬件的组成以及相关设计。